

Облікова картка дисертації

I. Загальні відомості

Державний обліковий номер: 0407U004844

Особливі позначки: відкрита

Дата реєстрації: 06-12-2007

Статус: Захищена

Реквізити наказу МОН / наказу закладу:



II. Відомості про здобувача

Власне Прізвище Ім'я По-батькові:

1. Хассан Ктейман

2. Hassan Ktiaman

Кваліфікація:

Ідентифікатор ORCID ID: Не застосовується

Вид дисертації: кандидат наук

Аспірантура/Докторантура: так

Шифр наукової спеціальності: 05.13.13

Назва наукової спеціальності: Обчислювальні машини, системи та мережі

Галузь / галузі знань: Не застосовується

Освітньо-наукова програма зі спеціальності: Не застосовується

Дата захисту: 25-12-2007

Спеціальність за освітою: 7.091501

Місце роботи здобувача:

Код за ЄДРПОУ:

Місцезнаходження:

Форма власності:

Сфера управління:

Ідентифікатор ROR: Не застосовується

III. Відомості про організацію, де відбувся захист

Шифр спеціалізованої вченої ради (разової спеціалізованої вченої ради): Д 64.052.01

Повне найменування юридичної особи: Харківський національний університет радіоелектроніки

Код за ЄДРПОУ: 02071197

Місцезнаходження: проспект Науки, 14, м. Харків, Харківський р-н., Харківська обл., 61166, Україна

Форма власності:

Сфера управління: Міністерство освіти і науки України

Ідентифікатор ROR: Не застосовується

IV. Відомості про підприємство, установу, організацію, в якій було виконано дисертацію

Повне найменування юридичної особи: Харківський національний університет радіоелектроніки

Код за ЄДРПОУ: 02071197

Місцезнаходження: 61166, м. Харків, пр. Науки, 14

Форма власності:

Сфера управління: Міністерство освіти і науки України

Ідентифікатор ROR: Не застосовується

V. Відомості про дисертацію

Мова дисертації:

Коди тематичних рубрик: 50.41.25

Тема дисертації:

1. Моделі та методи апаратного моделювання несправно-стей цифрових систем на крислах
2. Models and methods hardware fault simulation for digital systems on chip

Реферат:

1. Мета дисертаційного дослідження - істотне ($\times 10$, $\times 100$) зменшення часу аналізу якості тестів шляхом використання апаратних моделей та дедуктивно-паралельних методів моделювання несправностей цифрових систем на основі розробки мультипроцесорної структури з обмеженою системою команд. Основні результати: моделі, методи і алгоритми програмно-апаратного дедуктивно-паралельного моделювання несправностей та мінімізації булевих функцій; структура та функціонали секвенсера для вирішення задач дедуктив-но-паралельного моделювання несправностей складних цифрових систем; мультипроцесорна система аналізу якості тестів, що дозволяє значно підвищити швидкодію методу моделювання несправностей за рахунок розпаралелювання та часткової конвеєризації обробки примітивів проєктованого цифрового виробу; структура та система команд компілятора для розподілення примітивів цифрового пристрою, описаного HDL-мовою, по секвенсерах мультипроцесора. Практична значущість отриманих результатів полягає у програмно-апаратній реалізації дедуктивно-паралельного аналізу на основі використання мультипроцесора, що є ефективним рішенням задачі зменшення часу верифікації та

суттєвого скорочення time-to-market.

2. Thesis goal – essential (x10, x100) reduction of test quality analysis time by means of application of hardware models and deductive-parallel fault simulation methods based on development of multiprocessor structure with restricted command system. Main results: patterns, methods and algorithms of soft hard-ware deductively parallel fault simulation and Boolean func-tions minimization; structure and functionals of sequensor for solution of deductively parallel fault simulation tasks of complicated digital systems; multiprocessor test quality analysis system that enables to increase speed of fault simu-lation method greatly by means of parallelization and partial piping of primitive processing of design digital device; struc-ture and command system of compiler for allocation primi-tives of digital device described in HDL-language on multi-processor sequensors. The practical importance of received results lies in soft hardware realization of deductively parallel analysis based on use of multi-processor that is effective solution of verification time reduction problem and essential reduction of time-to-market.

Державний реєстраційний номер ДіР:

Пріоритетний напрям розвитку науки і техніки:

Стратегічний пріоритетний напрям інноваційної діяльності:

Підсумки дослідження:

Публікації:

Наукова (науково-технічна) продукція:

Соціально-економічна спрямованість:

Охоронні документи на ОПІВ:

Впровадження результатів дисертації:

Зв'язок з науковими темами:

VI. Відомості про наукового керівника/керівників (консультанта)

Власне Прізвище Ім'я По-батькові:

1. Хаханов Володимир Іванович
2. Hahanov Volodumir Ivanovuch

Кваліфікація: д.т.н., 05.13.13

Ідентифікатор ORCID ID: Не застосовується

Додаткова інформація:

Повне найменування юридичної особи:

Код за ЄДРПОУ:

Місцезнаходження:

Форма власності:

Сфера управління:

Ідентифікатор ROR: Не застосовується

VII. Відомості про офіційних опонентів та рецензентів

Офіційні опоненти

Власне Прізвище Ім'я По-батькові:

1. Краснобаєв Віктор Анатолійович
2. Краснобаєв Віктор Анатолійович

Кваліфікація: д.т.н., 20.02.14

Ідентифікатор ORCID ID: Не застосовується

Додаткова інформація:

Повне найменування юридичної особи:

Код за ЄДРПОУ:

Місцезнаходження:

Форма власності:

Сфера управління:

Ідентифікатор ROR: Не застосовується

Власне Прізвище Ім'я По-батькові:

1. Горбачев Валерій Олександрович
2. Горбачев Валерій Олександрович

Кваліфікація: к.т.н., 05.13.06

Ідентифікатор ORCID ID: Не застосовується

Додаткова інформація:

Повне найменування юридичної особи:

Код за ЄДРПОУ:

Місцезнаходження:

Форма власності:

Сфера управління:

Ідентифікатор ROR: Не застосовується

Рецензенти

VIII. Заключні відомості

**Власне Прізвище Ім'я По-батькові
голови ради**

Бондаренко Михайло Федорович

**Власне Прізвище Ім'я По-батькові
головуючого на засіданні**

Бондаренко Михайло Федорович

